实验八 串转并与并转串实验
-
贵
州
大
学
实
验
报
告
纸
系
别
电科
班
级
电科
091
班
姓
名
单片机
2012
年
6
月
4
< br>日
成
绩
评
定
学号
教师签名
课
程
名
称
实
验
时
间
实验八
串转并与并转串实验
一、实验目的
1
．掌握使用
74LS164
扩展输出的方法。
2
．掌握使用
74LS1
65
扩展输入的方法。
二、实验内容
1
、使用
74LS165
扩展输入数据，使用
74LS164
扩展输出数据。
74LS165
的并行口
接八位逻辑电平输出
（开关）
，
CPU
使用
P1.
0
、
P1.1
和
P1.2
串行读入开关状态；
74LS164
的并行口接一只数码管，
CPU
使用
< br>P1.3
和
P1.4
串行输出刚
读入的开关状态，使之在
数码管上显示出来。
2
、拨动开关，在数码管显示
0~9
< br>，
A~F
。
三、实验要求
1
、根据实验内容编写一个程序，并在实验仪上调试和验证。
四、实验说明和电路原理图
<
/p>
1
）
74LS165
为
8
位移位寄存器，其引脚功能如下：
S/L
：移位
/
置数端，低电平有效。
P0
～
P7
：并行数据输入端。
QH
、
QH
：串行数据
输出端。
CLK
、
< br>CKLINH
：时钟信号输入端。
2
）
74LS164
为串行输入并
行输出移位寄存器，其引脚功能如下：
A
、
B
：串行输入端；
Q0
～
Q7
：并行输出端
；
MR
：清零端，低电平有效；
CLK
：时钟脉冲输入端，上升沿有效。
<
/p>
3
）用
P1
端口
输出数据时，要编程位移数据，每操作一个数据位，对应一个移位脉冲。
4
）本实验需要用到
CPU
模块（
F3
区）、八位逻辑电平输出模块（
E4
区）和静态数码管
显示模块（
B4
区）。
74LS165
电路原理图
参见图
8-1
，
74LS164
电路原理图参见图
8-2
。
< br>
注：
74LS164
集成电路
芯片在主板反面。
贵州大学实验报告
附
1
页
图
8-1
74LS165
电路
图
8-2
74LS164
电路
五、实验程序
;//*******
**************************************************
*******
;//*
文件名
:164165
串转并，并转串实验程序
;
功能：把开关量通过
74**165
串行输入到
内存，并通过
74**164
串行输出到数
;
码管上显示。
;
接线：
P1.0
接
QH165
，
P1.1
接
CLK165
，
P1
.2
接
SH_LD
，
< br>
; P1.3
、
P
1.4
接静态数码显示的
DIN
、
CLK
。
;//
**************************************************
**************
QH165 BIT
P1.0
CLK165 BIT P1.1
SH_LD BIT P1.2
DAT164 BIT P1.3
CLK164
BIT P1.4
MEMORY EQU 30H
贵州大学实验报告
附
2
页