笔试题库
-
模拟电路
1
、
基尔霍夫定理的内容是什么？（仕兰微电子）
基尔霍夫电流定律是一个电荷守恒定律
,
即在一个电
路中流入一个节点的电荷与流出同一个
节点的电荷相等
. <
/p>
基尔霍夫电压定律是一个能量守恒定律
,
即在一个回路中回路电压之和为零
.
2
、平板电容公式
(C=εS/4πkd)
。
< br>（未知）
3
、最基本的如三
极管曲线特性。
（未知）
4
、描述反馈电路的概念，列举他们的应用。
（仕兰微电子）
5
、负反馈种类（电压并联反馈，电流串联反
馈，电压串联反馈和电流并联反馈）
；负反馈的
优点（降低放大
器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失
真，有效地扩
展放大器的通频带，自动调节作用）
（未知）
6
、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）
7
、频率响应，如：怎么才算是稳定的，
如何改变频响曲线的几个方法。
（未知）
< br>8
、给出一个查分运放，如何相位补偿，并画补偿后的波特图。
< br>（凹凸）
9
、基本放大电路
种类（电压放大器，电流放大器，互导放大器和互阻放大器）
，优缺
点
，特别是广泛采用差分结
构的原因。
（未知）
10
、给出一差分电路，告诉其输出电压
Y+
和
Y-,
求共模分量和差模分量。
（未知）<
/p>
11
、画差放的两个输入管。
（凹凸）
12
、
画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的
运放电路。
（仕兰微电子）
13
、用运算放大器组成一个
10
倍的放大器。
（未知）
14
、给出一个简单电路，让你分析输出电压的特性（就是个积分电路）
，并求输出端某点
的
rise/fall
时间。
(Infi
neon
笔试试题
)
15
、电阻
R
和电容
C
串联，输入电压为
R
和
C
之间的电压，输出电压分别为
C
上电压和
R
上电压，要求制这两种电路输入电压的频谱，判断这
两种电路何为高通滤波器，何为低通滤
波器。当
RC<<
period - setup ? hold
16
、时钟
周期为
T,
触发器
D1
的建立时间最大为
T1max
，最小为
T1min
。组合逻辑电路最大
延迟为
T2max,
最小为
T2min
。
问，
触发器
D2
< br>的建立时间
T3
和保持时间应满足什么条件
（
.
华
为）
17
、给出某个一般时序电路的图，有
Tsetup,Tdelay,Tck->q,
还有
clock
的
delay,
写出决定最大
时钟的因素，同时给出表达式。
（威盛
VIA 2003.11.06
上海笔试试题）
18
、说说静态、动态时序模拟的优缺点。
（威盛
VIA
2003.11.06
上海笔试试题）
19
、
一个四级的
Mux,
其中
第二级信号为关键信号
如何改善
ti
ming
。
（威盛
VIA2003.1
1.06
上
海笔试试题）
20
、给出一个门级的图，又给了各个门的传输延时，问关键路径是什
么，还问给出输入
,
使得
输出依赖于关
键路径。
（未知）
21
、逻辑方面数字电路的卡诺图化简，时序（同步异步差异）
，触发器有几种
（区别，优点）
，
全加器等等。
（未知
）
22
、卡诺图写出逻辑表达使。
（威盛
VIA 2003.11.06
上海笔试试题）
23
、化简
F(A,B,C,D)=
m(1,3,4,5,10,11,12,13,14,15)
的和。
< br>（威盛）
24
、
please show
the CMOS inverter schmatic,layout and its cross
sectionwith P-
well its transfer
curve (Vout-Vin) And also explain the operation
region of PMOS and NMOS for each
segment of the transfer curve?
（威盛笔试题
c
ircuit
design-beijing-03.11.09
）
25
、
To design a
CMOS invertor with balance rise and fall
time,please define th
e ration of
channel width of PMOS and NMOS and explain?
26
、为什么一个标准的倒相器中
P
管的宽长比要比
N
管的宽长比大？（仕兰微电子）<
/p>
27
、用
m
os
管搭出一个二输入与非门。
（扬智电子笔试）
28
、
please
draw
the
transistor
level
schematic
of
a
cmos
2
ｉｎｐｕｔ
AND
gate
and
explain
which
ｉｎｐｕｔ
has
faster
response
for
output
rising
edge.(less
delay
time)
。
（威盛笔试题
circu
it design-beijing-03.11.09
）
29
、画出
NOT,NAND,NOR
的符号，真值表，还有
transistor level
的电路。
（
Infineon
笔试）
30
、画出
CMOS
的图，画出
tow-to-one
mux gate
。
（威盛
VIA
2003.11.06
上海笔试试题）
< br>31
、用一个二选一
mux
和一
个
inv
实现异或。
（飞利浦－大唐笔
试）
32
、画出
< br>Y=A*B+C
的
cmos
电路
图。
（科广试题）
33
、用逻辑们和
cmos
电路实现
< br>ab+cd
。
（飞利浦－大唐笔试）
34
、画出
CMOS
电路的晶体管级电路图，实现
Y=A*B+C(D+E)
。
（仕兰微电子）
35<
/p>
、利用
4
选
1<
/p>
实现
F(x,y,z)=xz+yz’
。
（未知）
36
、给一个表达式
f=xxxx+xxxx+xxxxx+xxxx
< br>用最少数量的与非门实现（实际上就是化简）
.
37
、给出一个简单的由多个
NOT,NAND,NOR
组成的原理图，根据输入波形画出各点波形。
（
I
nfineon
笔试）
38
、
为了实现逻辑
（
A
XOR B
）
OR
（
C AND D
）
< br>，
请选用以下逻辑中的一种，
并说明为什么？
1
）
INV
2
）
AND
3
）
OR
4
）
NAND
5
）
NOR
6
）
XOR
答案：
< br>NAND
（未知）
39
、用与非门等设计全加法器。
（华为）
40
、给出两个门电路让你分析异同。
（华为）
41
、用简单电路实现，
当
A
为输入时，输出
B
波形为
…
（仕兰微电子）
42
、
A,B,C,D,E
进行投票，多数服从少数，输出是
F
（也就是如果
A,B,C,D,E
中
1
的个数比
0
多，那么
F
输出为
1
，否则
F
为
0
）
，用与
非门实现，输入数目没有限制。
（未知）
< br>43
、用波形表示
D
触发器的功
能。
（扬智电子笔试）
44
、用传输门和倒向器搭一个边沿触发器。
（扬智电子笔试）
45
、用逻辑们画出
D
触发器。
（威盛
VIA
2003.11.06
上海笔试试题）
< br>46
、画出
DFF
的结构图
,
用
verilog
实现之。
（威盛）
47
、画出一种
CMOS
的
D
锁存器的电路图和版图。
（未知）
48
、
D
触发
器和
D
锁存器的区别。
（新太硬件面试
）
49
、简述
latch
和
filp-
flop
的异同。
（未知）
50
、
LATCH
和
DFF
的概念和区别。
（未知）
51
、
latc
h
与
register
的区别
,
为什么现在多用
register.
行为级描述中
latch
如何产生的
.
（南山之
桥）
52
、用
D
触发器
做个二分颦的电路
.
又问什么是状态图。
（华为）
53
、请画出用
D
触发器实现
2
倍分
频的逻辑电路？（汉王笔试）
54
、怎样用
D
触发器、与或非门组成二分频电路？（东信笔试）<
/p>
55
、
How many flip-
flop circuits are needed to divide by 16? (Intel)
16
分频？
56
< br>、
用
filp-
flop
和
logic-gate
设计
一个
1
位加法器，
输入
carryin
和
current-stage
，
输出
carryout
和
next-stage.
（未知）
57
、用
D
触发器做个
4
进制的计数。
（华为）
58
、实现
N
位
Johnson Counter,N=5
。
（南山之桥）<
/p>
59
、用你熟悉的设计方式设计一个
可预置初值的
7
进制循环计数器，
15
进制的呢？（仕兰微
电子）
60
、数字电路设计当然必问
Verilog
/VHDL
，如设计计数器。
（未知）
61
、
BLOCKING
NONBLOCKING
赋值的区别。
（南山之桥）
62
、写异步
D
触发
器的
verilog
module
。
（扬智电子笔试）
module dff8(clk , reset, d, q);
ｉｎｐｕｔ
clk;
ｉｎｐｕｔ
reset;
ｉｎｐｕｔ
[7:0] d;
output [7:0] q;
reg [7:0]
q;
always @ (posedge clk or posedge
reset)
if(reset)
q <= 0;
else
q <= d;
endmodule
63
、用
D
触发器实现
2
倍
分频的
Verilog
描述？
（汉王笔试）
module
divide2( clk , clk_o, reset);
ｉｎｐｕｔ
clk ,
reset;
output clk_o;
wire
in;
reg out
always @ (
posedge clk or posedge reset)
if (
reset)
out <= 0;
else
out <= in;
assign in =
~out;
assign clk_o = out;
endmodule
64
、可编程
逻辑器件在现代电子设计中越来越重要，请问：
a)
你所知道的可编程逻辑器件有
哪些？
b)
试用
VHDL
< br>或
VERILOG
、
ABLE<
/p>
描述
8
位
D
触发器逻辑。
（汉王笔试）
PAL
，
PLD
，
CPLD
，
FPGA
。
module dff8(clk , reset,
d, q);
ｉｎｐｕｔ
clk;
ｉｎｐｕｔ
reset;
ｉｎｐｕｔ
d;
output q;
reg q;
always @ (posedge
clk or posedge reset)
if(reset)
q <= 0;
else
q
<= d;
endmodule
65
< br>、请用
HDL
描述四位的全加法器、
5
分频电路。
（仕兰微电子）
66
、用
VERILOG
或
VHDL
写一段代码，实现
10
进制计数器。
（未知）
67
、用
VERILOG
< br>或
VHDL
写一段代码，实现消除一个
< br>glitch
。
（未知）
<
/p>
68
、一个状态机的题目用
verilo
g
实现（不过这个状态机画的实在比较差，很容易误解的）
。
（威盛
VIA
2003.11.06
上海笔试试题）
< br>69
、描述一个交通信号灯的设计。
（仕兰微电子）
70
、画状态机，接受
1
，
2
，
5
分钱的卖报机，每份报纸
5
分钱
。
（扬智电子笔试）
71
、设计一个自动售货机系统，卖
soda
水的，
只能投进三种硬币，要正确的找回钱数。
（
1
< br>）
画出
fsm
（有限状态机）<
/p>
；
（
2
）用
verilog
编程，语法要符合
fpga
设计的要求。
（未知）
72
、设计一个自动饮料售卖机，饮料
10
分钱，硬币有
5
分和
10
分两种，并考虑找零：
（
1
）
画出
fsm
（有限
状态机）
；
（
2
）用
verilog
编程，语法要符合
fpga
设计的要求；
（
3
）设计工程
中可使用的工具及设计大致过程。
（
未知）
73
、画出可以检测
10010
串的状态图
,
并
verilog
实现之。
（威盛
）
74
、用
FSM
实现
101101
的序列检测
模块。
（南山之桥）
a
为输入端，
b
为输出端，如果
a
连续输入为
1101
则
b
输出为
1
，否则为<
/p>
0
。例如
a
：<
/p>
b
：
请画出
state machine
；
请用
RTL
描述其
state
machine
。
（未知）
75
、
用
veril
og/vddl
检测
stream
中的
特定字符串
（分状态用状态机写）
。
（
飞利浦－大唐笔试）
76
、用
verilog/vhdl
写一个
fifo
控制器
(
包括空，满，半满信号
)
。
（飞利浦－大唐笔试）
< br>
77
、现有一用户需要一种集成电路产品，要求该产
品能够实现如下功能：
y=lnx
，其中，
x
为
4
位二进制整数输入信号。
y
为二进制小数输出，要求保留两位小数。电源电压为
3~5v
假
设公司
接到该项目后，
交由你来负责该产品的设计，
试讨论该产品的设
计全程。
（
仕兰微电子）
78
、
sram
，
falsh memory
，及
dram<
/p>
的区别？（新太硬件面试）
79
、给出单管
DRAM
的原理图
(
西电版《数字电子技术基础》作者杨颂华、冯毛官
205
页图
9
－
14b)
，问你有什么办法提高
refresh time<
/p>
，总共有
5
个问题，记不起来了。
（降低温度，增
大电容存储容量）
（
Infineon
笔试）
80
、
Please draw
schematic of a common SRAM cell with 6
transistors,point out which nodes can
store data and which node is word line
control?
（威盛笔试题
circuit
design-beijing-03.11.09
）
81
、名词
:sram,ssram,sd
ram
名词
IRQ,BIOS,USB,VHDL,SDR
IRQ: Interrupt ReQuest
BIOS: Basic
ｉｎｐｕｔ
Output System
USB:
Universal Serial Bus
VHDL: VHIC
Hardware Description Language
SDR:
Single Data Rate
压控振荡器的英文缩写
(VCO)
。
动态随机存储器的英
文缩写
(DRAM)
。
名词解释，无聊的外文缩写罢了，比如
PCI
、<
/p>
ECC
、
DDR
、
interrupt
、
pipeli
ne
IRQ,BIOS,
USB,VHDL,VLSI
VCO(
压控振荡器
) RAM (
动
态随机存储器
)
，
FIR IIR D
FT(
离散傅立叶变换
)
或者是中文的
，比如：
a.
量化误差
b.
直方图
c.
白平衡
_______________
_____________________________________________
单片机、
MCU
、计算机原理
1
、
简单描述一个单片机
系统的主要组成模块，
并说明各模块之间的数据流流向和控制流流向。
< br>简述单片机应用系统的设计原则。
（仕兰微面试题目）
2
、画出
8031
与
2716
（
2K*8ROM
）的连线图，要求采用三
-
八译码器，
8031
的
P2.5,P2.4
和
P2 .3
参加译码，基本地址范围为
3000H-3FFFH
。该
2716
有没有重叠地址？根据是什么？若
有，则写出每片
2716
的重叠地址范围。
（仕兰微面试题目）
3
、用
8051
设计一个带一个
8*16
键盘加驱动八个数码
管（共阳）的原理图。
（仕兰微面试题
目）
4
、
PCI
< br>总线的含义是什么？
PCI
总线的主要特点是什么？
（仕兰微面试题目）
5
、中断的概念？简述中断的过程。
（仕兰微面试题目
）
6
、如单片机中断几个
/
类型，编中断程序注意什么问题；
（未知）<
/p>
7
、
要用一
个开环脉冲调速系统来控制直流电动机的转速，
程序由
8051
完成。
简单原理如下：
由
P3.4
输出脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由
K7-K0
八个开
关来设置，直接与<
/p>
P1
口相连（开关拨到下方时为
，拨到上方时为
，组成一个八位二进
制数
N
）
，要求占空比为
N/256
。
（仕兰微面试题目）
下面程序用计数法来实现这一功能，请将空余部分添完整。
MOV P1
，
#0FFH
LOOP1
：
MOV
R4
，
#0FFH
--------
MOV
R3
，
#00H
LOOP2
：
MOV
A
，
P1
--------
SUBB A
，
R3
JNZ SKP1
--------
SKP1
：
MOV
C
，
70H
MOV
P3.4
，
C
ACALL
DELAY
：此延时子程序略
--------
--------
AJMP LOOP1
8
、单片机
上电后没有运转，首先要检查什么？（东信笔试题）
9
、
What is PC
Chipset?
（扬智电子笔试）
芯片组（
Chipset
）是主板的核心组成部分，按照在
主板上的排列位置的不同，通常分为北桥
芯片和南桥芯片。北桥芯片提供对
CPU
的类型和主频、内存的类型和最大容量
ISA
/PCI/A
GP
插槽、
ECC<
/p>
纠错等支持。
南桥芯片则提供对
KBC<
/p>
（键盘控制器）
、
RTC
（实时时钟控制器）
、
USB
（通用串行总线）
、
Ultra DMA/33(66)EID
E
数据传输方式和
ACPI
（高级能<
/p>
源管理）等的支持。其中北桥芯片起着主导性的作用，也称为
主桥（
Host
Bridge
）
。
除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，
In
tel
的
8xx
系列
< br>芯片组就是这类芯片组的代表，它将一些子系统如
IDE
接口、音效、
MODEM
和
USB
直接
接入主芯片，能够提供比
PCI
总线宽一倍的带宽，达到了
266MB/
s
。
10
、
如果简历上还说做过
cpu
之类，<
/p>
就会问到诸如
cpu
如何工作，
流水线之类的问题。
（未知）
11
、计算机的基本组成部分及其各自的作用。
（东
信笔试题）