储能电容在电路中维持时间的计算方法
-
储能电容在电路中维持时间的计算方法
设电路正常工作时的输入功率为
P<
/p>
，储能电容的容量为
C
，其两端的电压为
U1
，则电容储存的能量为
W1
=C
（
U1**2
）
< br>/2
，
其中
U1
**2
表示
U1
的平方
当输入电源掉电后，经过时间
t,
电容两端的电压为
U2
，此时电容剩余的能量为
W2=C
（
U2**2
）
/2
，
在这一过程中储能电容释放的能量
W=
W1-W2=C
（
U1**2-U2**2
）
/2
，
它应该等于电路维持正常工作所需的能量
W=Pt,
（即输入功率乘以时间）
所以有
C
（<
/p>
U1**2-U2**2
）
/2=Pt<
/p>
，
由此就可以得到电路维持时间
t
所需的最小电容量为
C=2Pt/
（
U1**2-U2*
*2
）
.
在实际应用中，
U2
是电路能够正常工作的最低输入电压
.
举例：
若电路正常工作时的输入电压为
28V
（
U1
），输入功率为
30W
（
P
），能够正常工作的最低输入电压为
18V
（
U2
），要
求输入电源掉电
50
毫秒（
t
）时电路仍然能够工作，则所需储能电容的最小的电容量为
C=2 Pt/
（
U1**2-U2*
*2
）
=
2´30´50/（
28**2-18**2
）
=3000/
（
784-3
24
）
=6.522mF=6522uF
一
.
什么是
OC
、
OD
集电极开路门
(
集电极开路
OC
或源极开路
OD)
open-dra
in
是漏极开路输出的意思，
相当于集电极开路
(open-collector)
输出，
即
ttl
中的集电极开路（
oc
< br>）输出。一般用于线或、线与，也有的用于电流驱动。
open-drain
是对
mos
管而言，
open-collector
是
对双极型管而言，
在用法上没啥
区别。
开漏形式的电路有以下几个特点：
1
.
利用外部电路的驱动能力，
减少
IC
内部的驱动。
或驱动比芯片电源电压高的
负载
. <
/p>
2.
可以将多个开漏输出的
Pin
，连接到一条线上。通过一只上拉电阻，在不增加
任何器件的情况下，
形成
“
与逻辑
”
关系。这也是
I2C
，
SMBus<
/p>
等总线判断总线占
用状态的原理。
如果作
为图腾输出必须接上拉电阻。
接容性负载时，
下降延是芯
片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。如
果要求速度高电阻选择要小，
功耗会大。
所以负载电阻
的选择要兼顾功耗和速度。
3.
可以
利用改变上拉电源的电压，
改变传输电平。
例如加上上拉电阻就
可以提供
TTL/CMOS
电平输出等。
4.
开漏
Pin
< br>不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来
连接不同电平
的器件，匹配电平用的。
5.
正常的
CMOS
输出级是上、下两个管子，把上面的管子去掉就是
OPEN-DR
AIN
了。这种输出的主要
目的有两个：电平转换和线与。
6
.
由于漏级开路，
所以后级电路必须接一上拉电阻，
上拉电阻的电源电压就可以
决定输出电平。这样你就可以进行任意电平的转
换了。
7.
线与功能主要用于有多个
电路对同一信号进行拉低操作的场合，
如果本电路不
想拉低，就
输出高电平，因为
OPEN-DRAIN
上面的管子被拿掉，高
电平是靠外
接的上拉电阻实现的。（而正常的
CMOS
输出级，如果出现一个输出为高另外
一个为低时，等于电源短路。）
-DRAIN
提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的
延时。
因为上升沿是通过外接上拉无源电阻对负载充电，
所以当电阻选择小时延
时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降
沿输出。
二
< br>.
什么是线或逻辑与线与逻辑？
在一个结点
(
线
)
上
,
连接一个上拉电阻到电源
VCC
或
VDD
和
n
个
N
PN
或
NMOS
晶体管的集电极
C
或漏极
D,
这些晶体管的发射极
E
或源极
S
都接到地线上
,
只要有一个晶体管饱和
,
这个结点<
/p>
(
线
)
就被拉到
地线电平上
.
因为这些晶体管的基极注入电流
(NPN)
或栅极加上高电
平
(NMOS),
晶体管就会