）

、

模式。其中，

JTAG

< br>模式在开发调试阶段使用。其余四种下载模式，可分为串行下载方式和并行下载

方 式。串行下载方式和并行下载方式都有主、从

2

种模式。主、从 模式的最大区别在于：主模式的下载同

步时钟（

CCLK

）由

FPGA

提供；从模式的下载同步时钟（

CCLK

）由外部时钟源或者外部控制信号提供。

主模式对下载时序的要求比从模式严格得多。因此从处理机易于控制下载过程的角度，一般选择使用从 串

模式或从并模式

。

本设计采用从串模 式进行

FPGA

配置

，

可以使实现相对简单

，

并且能够减少占用

MPC8260

的资源。

在从串模式下，进行

FPGA

程序加载仅需要使用五个信号引脚 ，此外还需要设置

M[2:0]

信号以选择配

< br>置模式。所使用引脚的详细描述见下表

引脚信号

CCLK

PROG_B

INIT_B

DONE

DIN

M[2:0]

方向

< br>(FPGA

侧

)

输入

输入

/

输出

输入

/

输出

输入

/

输出

输入

输入

配置时钟

描述

配置逻辑异步复位。

表示设备已清除配置存储

器。

用作输入时可以延迟配置过程。用作输出时表示

设备已准备好接受配置 数据；也表示配置出错。

用作输入时可以延迟设备启动。用作 输出时表示

设备处于启动序列。

串行配置数据输入

配置模式选择。

2

．从串模式下载时序和过程

从串模式的配置过程将配置比特流载入到

FPGA

，有四个主要阶段：



清除配置内存



初始化



载入配置数据



设备启动

1

．上电：