验证与测试资料整理(测试版)
-
哈理工大学
软件学院
集成系
超大规模集成电路验证与测试资料整理（测试版）
第一章
1.2
测试的作用
如果你设计一个产品，
加工后测试它，
没有通过测试，
那么一定有失败的
原因。
可能包
括：测试本身存在问题；加工过程存在问题；设计
不正确；产品规范有问题。测试的作
用是检验是否存在问题，
诊
断的作用是确定什么方面出现了问题，
以及如何修正它。
因
此，测试的正确性和有效性对产品的品质是最重要的。
如果测试过程是好的，
而产品失效，
那么应该怀疑加工过程，
产品设计或
者规范有问题。
产品实现过程中的分布式测试能够及时捕获可能导致产品缺陷的原因，<
/p>
并可能在缺陷暴
露并产生大的危害之前将它解决。
测试的价值在于品质和
经济性。
这两个属性是相关的。
品质意味着用最小的成本满足用
户的要求。
好的测试过程可以将所有不合格产品挡在到达用户手
中之前。
如果产生的坏
产品太多，它们的成本就要分摊到好的产
品上。
1.3
数字和模拟
VLSI
测试
用户的需要通过芯片满足，需要通常来源于特定应用的功能。
下一步是各种各样的规范，包括功能（输入输出特性）
、工作特
性（功耗、频率、噪声
等）
、物理特性（封装等）
、环境特性（温度、湿度、可靠性等）以及其他特性（体积、
成本、价格、可
用性等）
任务是为下一步的制造和测试生成必要的数据。
设计分几个阶段。
首先是所谓的结构设
计，
生成实现功能描述的系统级功能模块结构。
其次是逻辑设计，<
/p>
将功能模块分解为逻
辑门。
最后用物理器
件
（例如晶体管）
来实现逻辑门，
并在
物理设计时生成芯片的版图。
物理版图被转化为光刻板，直接应用于芯片的制造中。
测试的另外一个重要的功能就是过程诊断。
我们必须找出每一块失效芯
片中究竟什么地
方出了问题。失效芯片分析成为失效模式分析（
FMA
）
，可以采用很多种不同的测试方
共享文件，严谨翻版
2012.6.22
哈理工大学
软件学院
集成系
法，以确定失效原因和修复的过程。
提升芯片的时钟频率。
即时测试。对于固定故障测试，已
经证实在电路正常工作始终频率下的测试效果
远比在较低的时钟频率下好。
ATE
的成本。随着更快速的
ATE
的不断发展，出现了一
些其他的测试方法，将
ATE
的一些功能嵌入到芯片的硬件之中
。另一种方法是将可控延迟插入到芯片的
硬件中，从而可以用低速的测试仪测试临界路径
延迟。
EMI
。工作在
GHz
级频率级范围的
芯片必须进行电磁干扰测试。一个问题是导线
的电感，低频可以忽略，高频必须考虑。<
/p>
晶体管密度的增长。
1.
测试复杂性。
测试难度随晶体管的密度增加而增加
。
首先是由于芯片的内部模块变得难以
访问。此外芯片子集之间
的测试存在相互的干扰。计算测试矢量生成的时间，在最坏的情
况下，它将随着芯片的主
输入管脚数和片上触发器的数目呈指数增长。
2.
特征尺寸与功耗。
a.
验证测试必须检查由于过量电流
引起的电源总线超载。
b.<
/p>
测试矢量的应用可能产生过量功耗，并烧毁芯片，因此必须调整测试矢量以降
低功耗。
c.<
/p>
特征尺寸的缩小客观上要求按降低的阈值电压进行晶体管的设计。这种器件将
具有较大的漏流，将降低
IDDQ
测试的有效性。<
/p>
3.
电流测试。近期一种非常成功的测
试方法是测量的芯片的静态电流，
IDDQ
只要测试静电
流超过预先规定的阈值就可以认为芯片失效。
单芯片上数字和模拟器件的集成
。一个目的是降低成本，一个目的是提高集成度。但是
带
来了在一个芯片上测试混合信号的新问题。
第二章
2.1.1
< br>测试类型：根据测试的目的，
VLSI
测试可分为
4
种类型。
特性测
试：
也称为设计调试或验证测试。对于一个新的设计，这种类型的测试在生产之前
进行，目的是验证设计的正确性，并且器件要满足所有的需求规范。特性测试确定器件工
作参数的范围。我们通常在最坏的情况下进行特性测试，因为它比平均情况更容易评估，
并且通过此类测试的器件将会在其他任何情况下正常工作。主要过程：
1.
测试矢量生成。
2.
按统计规律选取足够多的样本。
3.
对两个或更多的环境参数的每一
种组合进行重复测试。
4.<
/p>
把测试的结果汇成
shmoo
图。
共享文件，严谨翻版
2012.6.22
哈理工大学
软件学院
集成系
Shmoo
图
※表示可以接受的组合
@
表示不可接受的读取组合
我们诊断和修正错误，测量芯片特性，设定最终的规范，并开
发生产测试程序。
生产测试
每一块加工的芯片都需要进行生产测试，
它没有特性测试全面，
但必须判定芯片是否符
合设计的质量和需求。
测试矢量需要高的故障覆盖率，
但不需要覆盖所有的功能和数据类型。
主要考虑的因素是成本。
不考虑故障诊断，
只做通过判
决。
生产测试的特点是时间短，
但又
必
须检验器件的相关指标。
老化测试
老化测试是通过一个长时间的连续或周期性的测试使不好的器件失效，从而保证老化
测试后的器件的可靠性。
两种类型的失效可以通过老化测试暴露出来
：
先天缺陷和异常故障。
老化测试可以组合使用生产测试、高温
和高电压等。
成品检测
在将采购的器件集成到系统之前，系统制造商都要进行成品检测。其最重要的目标就
是避免将有缺陷的器件放入到系统当中，否则诊断的成本要远远高于成本检测的成本。
< br>
测试类型。实际的测试取决于被测电路处于哪个加工阶段。一般来说，每个芯片
都要
经过两类测试：
1.
参数测试。
DC
测试包括短路测试、开路测试、最大电流测试、漏流测试、输出驱
动电流测试和阈值电压测试。
AC
测试包括传输延迟
测试、建立和保持时间测试、
功能速度测试、
访问时间测试、<
/p>
上升和下降时间测试。
这些测试通常都是与工艺相
关的。
2.
功能测试。
这些测试由输入矢量与相应的响应构成。
他们通过测试芯片内部的节点
来检查一个验证过的设计是否工作正常。
< br>功能测试对逻辑电路的典型故障有较高的
覆盖率。
功能矢
量经常被认为是验证矢量，
验证矢量用来验证硬件是否符合需求规
范。但是在
A
TE
进行生产测试时，
任何矢量都被认为是故障覆盖矢量。功能测试
通常在较高的温度下进行，以保证指标的要
求。
虽然一般的测试方法也适用于存储器芯片的测试，
但还是存在明显的区别。
存储器
测试时功能测试，
固定状态的故障覆盖不适合评价存储器的测试。
存储器的测试是
用来
检查功能属性，如地址唯一性、寻址速度、单元耦合、行列耦合等。精心设计的测试
可
能需要很长的矢量序列。
为了提高良率，
对于大容量存储器甚至可以采用特殊的测试手
段用冗余单元来修复故障。
共享文件，严谨翻版
2012.6.22
哈理工大学
软件学院
集成系
测试数据的分析
。从
A
TE
获得的测试数据服务于三个目的。
1.
它帮助判定接受或拒绝
DUT
。
2.
它提供
制造过程的有用信息。
3.
它提供设计不足的信息。
没有通过测试表明器件失效。但是
，通过测试的器件只有在测试覆盖
100%
的故
障时才认为是好的。测试数据的分析可以从正常性能的器件中更高性能的器件。
失效器件的失效模式为改善
VLSI
工艺过程提供了进一步的信息。
这类
信息对改
善逻辑和版图的设计规划很有价值。
第三章
十倍法则
。如果一个芯片故障没有在芯片测试的时候被发现，那么在
PCB
< br>级别发现故
障的成本就是芯片级别的
10
倍。
同样，
一个
PCB
故障没有在电路测试时被发现，
那么在系
统级
发现错误的成本是
PCB
级的
10
倍。
第四章
<
/p>
“缺陷”
、
“错误”和“故障”是描述电
子系统中的“不正确”的表达方法。
定义
4.1
电子系统中的缺陷是指实现的硬件与设计之间的非故意差别。
VLSI
芯片中的典型缺陷有：
1.<
/p>
工艺缺陷—缺少接触窗口、寄生晶体管等。
2.<
/p>
材料缺陷—大面积缺陷、表面杂质等。
3.
寿命
缺陷—电介质崩溃、电迁移等。
4.
封装缺陷—触点退化、密封泄漏
等。
缺陷出
现在器件制造或使用阶段。如果同一缺陷反复出现，则意味着器件的制
造过程或设计需要
改进。诊断缺陷和发现原因的过程称为失效模式分析（
FMA
）
。
定义
4.2
由缺陷系统产生的错误输出信号称之为错误。错误是一些缺陷产生的结果。
定义
4.3
缺陷在抽象的函数级的表示称之为故障。
缺陷与故障间的差异相当微妙，它们分别表示硬件和函数的不完整性。
共享文件，严谨翻版
2012.6.22
哈理工大学
软件学院
集成系
例
4.1
系统的输出
Y=0
而不是
Y=AB
，于是我们有
缺陷：一个输入短路到地。
故障：信
号
A
固定到逻辑
0
。
错误：
A=1,B=1
时，输出
Y=0
。正确输出应该是
Y=1
。注意错误不是永远的，只要有
一个输入为
0
，输出端就不会有错。
初始化故障。
带有存储器单元
(
< br>如触发器
)
必须设计为可以通过适当的输入信号初始化。
干扰
这个初始化的故障，
称为初始化故障。
这种故障的典型例子就是触发器的时钟线被锁定在不
工作状态。初始化故障被判定为
潜在的可检测的故障。
例：
FF
的初始状态
Q
未知，用
X
表示。为了将
Q
置为
0
，将
A=1,B=0
。
在时钟
CK
之后，
若
< br>没
有
故
障
则
输
出
被
初
始
化
为
0
，
但
故
障
电
路
仍
然
维
持
在
未
< br>知
状
态
。
、
4.5
单固定故障
假设电路是布尔门的互联
(
网表
)
模型。假设一个固定故障仅仅影响了门的
互连，
每一个连线可以有两种类型的故障：
固定
1
故障和固定
0
故障
(
通常写为
S-A-0
和
S-A-1,
或者
< br>SA0,SA1)
。
通常情
况下，
几个固定故障可以在电路中同时出现。
即便一个中等规模
的集成
电路也会有一个很大的固定故障规模。
因此，
实际上我们通常仅考虑
单固定故障模型
。
一个
n
线的电路至少有
2n
个单固定故障。这个数目还可以通过后面将要讨论的故障压缩技术进
一步减小。
定义
4.4
一个单固定故障由
3
个特征
(
或假设
)
来刻画：
1.
只有一条线是有故障的。
2.
故障线永远是
< br>1
或
0
。
3.
故障可以是一个门的输出或输入。
这个例子说明了单固定故障的基本特征。
注意需要假设门的功能是正
常的，仅仅考
虑了信号的互联故障。
该电路共有
7
条线路，
这些都是单固定故障的潜在点。
可能的单固定
故障有
14
个。
共享文件，严谨翻版
2012.6.22
哈理工大学
软件学院
集成系
、
一个网
的扇出分支上的故障是不同的。在逻辑电路中，一个网含有一个径或源和扇
出分支。
径是某个门的输出而扇出分支则是其他门的输入。
为了考虑所有可能
的故障，
我们
需要考虑这个网的径和所有扇出分支的单固定故障
。
考虑电路中所有的网，
就等于模拟了所
有门的输入输出故障。
定义
4.5
一个布尔电路的两个故障，如果他们变换电路使两个故障电路
有相同输出函数，
那么这两个故障就称为等价的。等价故障称为不可分辨的故障，它们有
完全相同的测试集。
定义
4.6
如果故障
F1
的测试集能检测另一个故障
F2,
那么就称
F2
是
F1
< br>的支配故障。
这
两个故障也称为对
F1
的测试集“条件等价”
。当两个故障
F1
，
F2
互相支配时，则它们等
价
定理
4.2
检测点理论
。
如果一个测试集能够检测一个电路检测点的所
有固定单故障，
那么它
第五章
信
号有两类延迟。
在门的输入改变和输出改变之间的时间间隔称为惰性延迟或开关延迟。<
/p>
从
一个门的输出到另一个门的输入之间的时间间隔称为传播延迟或
传输延迟。
就可以检测这个
电路的所有固定故障。
、
、
共享文件，严谨翻版
2012.6.22
哈理工大学
软件学院
集成系
5.4.2
事件驱动模拟
事件驱动模拟对于离散
事件的模拟是非常有效的过程。
它基于这样一种认识，
即任何信
号的
改变
(
事件
)
必然有原因，此原因也是个事件。因此，一个事件引发新的事件，新的事件可能
再次引发更多的事件。
事件驱动模拟器跟随事件的路径。
考虑一个门级电路，
假设一个新矢
量被应用于初始
输入时，
所有的信号处于稳定状态，
某些输入改变引发这些输入
信号上的事
件。那些输入有事件的门称为活性门，被置于活性表中。模拟过程就是从活性
表中消除门，
计算它，
并确定门的输出是否有事件。
一个变化的输出导致所有扇出门是活性的，
并加入到
活性表中。当活性表为空时，计算过程停止。
对于逻辑电路，
通常一次只有极少的
信号改变，
导致计算的显著减少。
然而这种技术
最大的好处就是它能模拟任意的延迟，通过事件调度的过程来完成的。
假定活性门的计算在它的输出生成
一个事件。
若门有△单位的延迟，
那么事件应在△
时间后起作用。
为了正确的考虑延迟，
模拟器会及时
发布活性表。
事件调度是指按照制定的
延迟由事件引起的活性发
过程。
共享文件，严谨翻版
2012.6.22
哈理工大学
软件学院
集成系
并行故障模拟示例
共享文件，严谨翻版
2012.6.22
哈理工大学
软件学院
集成系
并行故障模拟的故障注入
5.5.3
推演故障模拟
在这个模拟器中我们仍然假定电路只有逻辑门组成，
而且我们只希望模拟
固定故障。
假设信
号只取二进制，
几乎
所有的门具有相同的延迟。
在推演方法中，
只模拟非故障电路。
每个故
障电路的所有故障值从非故障电路和电路结构推演出来。
由于所有的故障电路的电路结构相
同，
因此所有的推演同时进行。
这样，
推演故障模拟器能在带有推演
过程的真值模拟的单次
扫描中处理所有的故障。
在真值的方法中，
用模拟矢量进行模拟，
通过编译代码或事件驱动机制来实现。
< br>在模
拟下一个矢量之前，
推演过程从输入到输出按层次顺
序应用到所有线。
在这个过程当中，
要
生成每一个信号的故障列表。
一个信号的故障列表来源于产生这个信号的门的所有输入故
障列表以及于这个门相关的任何故障。
在有反馈的电路中，信号
的故障列表可能会改变几
次，只有在故障列表稳定之后，模拟器才开始处理下一个矢量。
在模拟的过程当中，
任何时候的故障
列表都包含电路中所有故障的名称，
这些故障能改变电
路中线的
状态。这样，一个故障最早出现在门的输出故障中，这个故障与这个门物理连接。
在下图
中故障
ak
表示信号
a
的固定
k
故障，其中
k
等于
0
或者
1
。
第六章
符号法
-
布尔差分、
共享文件，严谨翻版
2012.6.22